Panel-level Packaging: Nikon представила литографическую систему для сверхкрупных панелей
Один, два или четыре вычислительных чиплета, дополненных до двенадцати чипами HBM4 и дополнительными чиплетами ввода-вывода — такие конфигурации станут серьезным вызовом для технологий корпусировки в ближайшие годы. Основной проблемой становится сам носитель — подложка или интерпозер: изготовленные на кремниевых пластинах, они оказываются слишком большими, дорогими и неэффективными для массового производства.
Поэтому все крупные игроки отрасли — от производителей чипов до поставщиков решений корпусировки — активно ищут альтернативу. Одной из таких альтернатив уже стала корпусировка на уровне панели (PLP, Panel-Level Packaging). За последние месяцы о ней сообщалось не раз: TSMC разрабатывает собственную технологию CoPoS (Chips on Panel on Substrate), Intel планирует использовать стеклянные подложки в виде панелей, а вся индустрия уже согласовала стандартные размеры — до 510 × 515 мм. Samsung также ведет разработки в этом направлении.
Единые технологические стандарты крайне важны, особенно ...