TSMC перейдет на 3D-технологию с процессорами размером с пластину — технология CoW-SoW позволяет осуществлять 3D-стекирование крупнейших в мире чипов
В своей будущей платформе CoW-SoW TSMC собирается объединить два своих метода упаковки — InFO_SoW и System on Integrated Chips (SoIC) — в своей платформе «система на пластине». Используя технологию Chip-on-Wafer (CoW), этот метод позволит разместить память или логику непосредственно поверх системы на пластине. Ожидается, что новая технология CoW_SoW будет готова к крупномасштабному производству к 2027...
Сообщение TSMC перейдет на 3D-технологию с процессорами размером с пластину — технология CoW-SoW позволяет осуществлять 3D-стекирование крупнейших в мире чипов появились сначала на Время электроники.
В своей будущей платформе CoW-SoW TSMC собирается объединить два своих метода упаковки — InFO_SoW и System on Integrated Chips (SoIC) — в своей платформе «система на пластине». Используя технологию Chip-on-Wafer (CoW), этот метод позволит разместить память или логику непосредственно поверх системы на пластине. Ожидается, что новая технология CoW_SoW будет готова к крупномасштабному производству к 2027 году, хотя еще неизвестно, когда реальные продукты поступят на рынок.
Изображение TSMC
«Итак, в будущем использование интеграции на уровне пластин [позволит] нашим клиентам объединить еще больше логики и памяти», — сказал Кевин Чжан, вице-президент по развитию бизнеса в TSMC. «SoW больше не является фикцией; это то, над чем мы уже работаем с нашими клиентами, чтобы производить некоторые из уже существующих продуктов. Мы думаем, что, используя нашу передовую технологию интеграции на уровне пластин, мы можем предоставить нашим клиентам очень важные путь, который позволит им продолжать наращивать свои возможности по внедрению большего количества вычислений, более энергоэффективных вычислений, в свой кластер искусственного интеллекта или [суперкомпьютер]».
В настоящее время CoW-SoW TSMC фокусируется на интеграции процессоров масштаба пластины с памятью HBM4. Эти стеки памяти следующего поколения будут иметь 2048-битный интерфейс, что позволит интегрировать HBM4 непосредственно поверх логических микросхем. Между тем, возможно, имеет смысл разместить дополнительную логику на процессорах пластинчатого типа для оптимизации затрат.
Процессоры масштаба пластины в целом (например, WSE компании Cerebras) и процессоры на базе InFO_SoW в частности обеспечивают значительные преимущества в производительности и эффективности, включая высокую пропускную способность и низкую задержку межядерной связи, низкое сопротивление сети передачи энергии и высокая энергоэффективность. В качестве дополнительного бонуса такие процессоры имеют дополнительную избыточность в виде «дополнительных» ядер.
Изображение TSMC
Однако технология InFO_SoW имеет определенные ограничения. Например, процессоры пластинчатого типа, созданные с использованием этого метода, полностью полагаются на встроенную память, которая может не соответствовать будущим потребностям ИИ (но на данный момент это хорошо). CoW-SoW решит эту проблему, так как позволит ставить HBM4 на такие пластины. Кроме того, пластины InFO_SoW обрабатываются с использованием одного узла, и этот узел не поддерживает 3D-стекирование, которое будет поддерживаться продуктами CoW-SoW.
Сообщение TSMC перейдет на 3D-технологию с процессорами размером с пластину — технология CoW-SoW позволяет осуществлять 3D-стекирование крупнейших в мире чипов появились сначала на Время электроники.